Verilog - 肥虫/solotim - BlogJava

Verilog

verilog中clock不使用negedge的三个原因

摘要: clk为什么要用posedge，而不用negedge呢？阅读全文

posted @ 2007-04-23 17:40 肥虫阅读(3213) | 评论 (0) 编辑

导航

2024年4月

日

一

二

三

四

五

六

31

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

1

2

3

4

5

6

7

8

9

10

11

统计

随笔 - 19
文章 - 0
评论 - 29
引用 - 0

常用链接

留言簿(2)

随笔分类

随笔档案

相册

reference

搜索

最新评论

1. re: 让windows和linux共享邮件: Sylpheed应用
邮件多了，老笔记本真感觉带不动Dreammail了
--Tammy是大叔
2. re: CvSeq 的内存释放问题
为什么不直接cvReleaseMemStorage(storage);呢？因为CvSeq的创建是基于storage的。
--达到
3. re: Meebo升级拉，并且推出中文版！
很好
--跆拳道
4. re: Meebo升级拉，并且推出中文版！
可以聊天
--跆拳道
5. re: Meebo升级拉，并且推出中文版！
我觉得MEEBO很好,可以在任何情况下聊天
--跆拳道

阅读排行榜

评论排行榜